PCI工作小組(SIG)在日前的年度會議上宣佈，將在明年六月正式公佈PCI Express 3.0版規格；該小組成員也提供了更多有關新版規格的細節，並提出實現該8GHz互連標準可能會遭遇到的挑戰。
PCI SIG主席Al Yanes表示：「3.0版PCI Express將在明年上半年公佈。」採用新版互連標準的系統則預計在2011年上市，一開始會是對頻寬特別注重的高階桌上型PC用繪圖晶片，以及伺服器應用的多埠10Gbit乙太網路與8Gbit光纖通道板卡。
新版的8GHz互連標準，將可相容前兩版的2.5GHz、5GHz技術，並採用相同的連接器；此外也支援現有PCIe的位元錯誤率(bit-error rates)，以及針對伺服器最長可支援20吋、兩組連接器的特性。
PCI SIG為PCIe 3.0版選擇8GHz而非10GHz，主要是考量省電因素；Yanes表示，要達到10GHz所需的電量非常大，在實際模擬中：「幾乎要破表了。」而選擇 8GHz的這個決定，迫使開發者使用更積極的128b130b編碼架構，為新版互連標準維持雙倍吞吐量，以達到單向每通道Gbytes/second等級。
據了解，新的編碼架構在資料傳輸的頻寬額外負擔(overhead)只有1.6%，而現有8b10b編碼架構的頻寬額外負擔則達20%。而Yanes也表示，對新編碼架構的支援，以及維持對舊版本的向下相容能力，將會是PCIe 3.0版在實作上的兩大挑戰。
(更多有關PCIe 3.0版的訊息，請參考原文：PCI Express will scale to 8 GHz by next June ，by Rick Merritt)
